【解析新特性】300W单路输出工业电源>>
首页 » 问答 » EDA与制造 » 逻辑电路 » Spartan6里硬核内存控制器问题

Spartan6里硬核内存控制器问题

菜鸟
2012-03-14 17:59:50
在开发板上验证DDR3,用Coregen,生成DDR MIG,MAP的时候出现下面的错误: ERRORlace:1333 - Following IOB's that have input/output programming are locked to the bank 1 that does not support such values IO Standard: Name = LVDS_25, VREF = NR, VCCO = 2.50, TERM = NONE, DIR = BIDIR, DRIVE_STR = NR List of locked IOB's: mcb4_dram_udqs_n mcb4_dram_udqs mcb4_dram_dqs_n mcb4_dram_dqs ERRORack:1654 - The timing-driven placement phase encountered an error. 有几个问题请教下: 1、已经指定了DDR3在Bank4上,为什么“are locked to the bank 1”? 2、这都是按照MIG_Design的教程操作的,出现这样的错误,是不是说明软件有Bug? 3、我在网上查了,也有很多在设计DDR2的时候出现这样的问题,但没有具体的解答方法
关键词: memory, 控制器  
工程师
2012-03-18 22:41:46
1楼

在向导中有一步选择各个引脚的bank,是不是选择的和ucf不一致了

回复

匿名不能发帖!请先 [ 登陆 注册 ]