【解析新特性】300W单路输出工业电源>>
首页 » 问答 » EDA与制造 » SoC/ASIC » DC(Design Compiler)读取设计的RTL代码并且使用时序约束

DC(Design Compiler)读取设计的RTL代码并且使用时序约束

菜鸟
2013-09-09 16:31:54     悬赏5分
DC综合后的网表要在ModelSim中仿真,请问如何读取RTL级的代码及RTL级的仿真网表?
关键词: DC, 专用集成电路设计  

回复

匿名不能发帖!请先 [ 登陆 注册 ]