【解析新特性】300W单路输出工业电源>>
首页 » 问答 » EDA与制造 » 逻辑电路 » Xilinx ISE14.7 VHDL文件综合报错(conv_integer),大家帮忙看看。

Xilinx ISE14.7 VHDL文件综合报错(conv_integer),大家帮忙看看。

助工
2014-02-14 10:34:21
71 --keep track of miso/mosi bit counts for data alignmnet 72 PROCESS(ss_n, clk) 73 BEGIN 74 IF(ss_n = '1' OR reset_n = '0') THEN --this slave is not selected or being reset 75 bit_cnt '1', OTHERS = '0'); --reset miso/mosi bit count 76 ELSE --this slave is selected 77 IF(rising_edge(clk)) THEN --new bit on miso/mosi 78 bit_cnt
关键词: ISE14.7, VHDL  
菜鸟
2014-02-18 20:36:07
1楼

有些模糊

回复

匿名不能发帖!请先 [ 登陆 注册 ]