【解析新特性】300W单路输出工业电源>>
首页 » 问答 » EDA与制造 » 模块 » 基于vhdl的带计时器的秒表控制系统

基于vhdl的带计时器的秒表控制系统

菜鸟
2015-04-30 13:46:37     悬赏15分
顶层文件是什么?一下模块对不对 控制模块 library ieee; use ieee. std_ logic_1164. all; entity sxzl0 is port( a,clr, clk:in std_logic; q:out std_logic); end sxzl0; architecture sxzl0 arc of sxzl0 is begin process(clk) variable tmp:std_logic; begin if(clr='0')then tmp:=0; elsif(clk' event and clk='1')then if(a='l')then tmp:=not tmp; end if; end if; qqqqqqqqqqqqqqqqqqq
关键词: vhdl, 控制模块  
专家
2016-09-01 20:39:55
1楼

在函数数据库里面呢。

回复

匿名不能发帖!请先 [ 登陆 注册 ]