首页 » 问答 » EDA与制造 » 逻辑电路 » 用Verilog HDL在ISE平台设计一个实现数据收发与存储功能

用Verilog HDL在ISE平台设计一个实现数据收发与存储功能

菜鸟
2016-02-22 19:39:53     悬赏20分
本人刚毕业,毫无FPGA开发相关经验。要求用UART串口实现数据收发,并在RAM实现读写,两个功能结合在一起。若有大神能帮助小弟,程序能综合编译,仿真,下板调试成功,愿予一定报酬。
关键词: FPGA, ISE  
专家
2016-06-23 16:34:47
1楼

您说一下,大概多少钱吧,这个我可以帮助您弄。您的板子是什么型号的。

回复

匿名不能发帖!请先 [ 登陆 注册 ]