首页 » 问答 » 通信技术 » 移动通信 » verilog中选定点还是浮点?

verilog中选定点还是浮点?

菜鸟
2018-01-19 13:44:24

最近在做一个算法的Verilog实现,数据采用定点整数表示,由于中间数据运算复杂,加减乘除都有,最后导致结果误差很大,精度没办法保证,很困惑不知道采用什么方法解决,听说浮点数可以增加运算精度,请问我应该采用浮点数做吗?


关键词: FPGA, 数据精度  

回复

匿名不能发帖!请先 [ 登陆 注册 ]