EEPW论坛

网站首页
首页 » 技术SOS » 嵌入式系统 » 菜鸟求助：VHDL计数器设计问题

菜鸟求助：VHDL计数器设计问题

一花一世界
菜鸟
2013-07-23 09:30:26
利用大频率时钟对小频率时钟采样，来判断大频率时钟的频率范围 process(Clk_9MHz,Rst,En,Clk,Cnt5) begin if(Rst ='0') then Sign1 ="01101") then Sign1
分享
关键词: VHDL设计计数器,   
zhrscut
工程师
2013-07-30 21:03:25
1楼

用计数器做什么工作啊

tanfpga
专家
2022-11-13 14:44:35
2楼

应用在哪里

Hope2022
专家
2022-11-13 14:52:22
3楼

用在哪里的计数器

tanfpga
专家
2023-01-30 17:26:24
4楼

搞清楚应用