EEPW论坛

网站首页
首页 » 技术SOS » EDA与制造 » SoC/ASIC » DC（Design Compiler）读取设计的RTL代码并且使用时序约束

DC（Design Compiler）读取设计的RTL代码并且使用时序约束

liping09003
菜鸟
2013-09-09 16:31:54     悬赏5分
DC综合后的网表要在ModelSim中仿真，请问如何读取RTL级的代码及RTL级的仿真网表？
分享
关键词: DC, 专用集成电路设计  
tanfpga
专家
2023-02-01 22:18:57
1楼

loading

huan2220
专家
2023-02-01 22:20:12
2楼

学习

Hope2022
专家
2023-02-01 22:27:46
3楼

好些年没碰FPGA了