EEPW论坛

网站首页
首页 » 技术SOS » 嵌入式系统 » Xilinx FPGA中申请FIFO的操作

Xilinx FPGA中申请FIFO的操作

fenglt521
菜鸟
2014-06-17 20:12:11
在FPGA中申请FIFO时，64路模拟信号听AD转换后的信号进入FIFO 后，读出的数据少了一位即只有63位，是什么原因？还有就是在上位机上显示的图片是来回滚动的，不稳定是什么原因？
分享
关键词: FIFO, FPGA  
lianggui5
工程师
2014-06-26 10:16:03
1楼

奇怪呀，，64路模拟信号？只有64位？问题稍微再描述下吧