首页 » 技术SOS » 嵌入式系统 » 其他 » 用verilog如何动态指定寄存器的位置?

用verilog如何动态指定寄存器的位置?

菜鸟
2019-06-19 16:16:05     悬赏20分

reg [63:0]A;

reg [1023:0]SaveA_1;

reg [3:0] counter=0;



SaveA_1[(counter+1)*64-1:counter*64]<=A[63:0];

想用counter变量来指定寄存器的位置,结果显示错误如下:

[Synth 8-1002] counter is not a constant ["D:/vivadoworkspace/project_2/project_2.srcs/sources_1/new/matri16.v":88]


该怎么办?


分享
关键词: verilog, 寄存器  
菜鸟
2020-08-08 14:28:43
1楼

SaveA_1[(counter+1)*64-1-:64]<=A[63:0];