初学fpga，提个简单的问题啊，麻烦各位大虾帮帮忙解答下啊。
1、fpga的引脚供电可以有1.2V 1.5V 1.8V 2.5V 3.3V,但是在什么样的情况下可以让输出高电平是1.2V呢？
2、引脚约束时，I/O Std. 有很多选择，如LVPECL_25,LVCMOS12,RSDS_25等，这些都是什么意思啊？
3、我用的芯片是xc3s500e，datasheet上讲 wide frequency range 为5MHz到300MHz以上，表示我的输入时钟频率范围，还是内核工作时钟范围？
最新人才
广东 深圳
